/media/sda-magnetic/david/Dok-15-2023-11-27/informatik/vhdl20240110/auswendig2024-01-06e.txt

Einzklus Mikroarchitektur
Mehrzyklus Mikroarchitaktur
Pipeline Mikroarchiektur


Einzklus Mikroarchitektur
    Zustandselemente
    Datenpfade
    Steuereinheit
Mehrzyklus Mikroarchitaktur
    Funktionsweise
Pipeline Mikroarchiektur
    Pipeline-Prinzip
    Pipeline-Stufen
    MIPS-Pipeline
    Konflikte
    Datenkonflikte
    Steuerflusskonflikt
    Struktur und Ressourcenkonflikt

5-Bit Bus
32-Bit Bus

32x32 Bit Registersatz
1 Schreibeport 2 Leseport
2^5 = 32

PC
- 32 Bit Register
- wir nach jedem Befehl inkrementiert,
- Wird um 4 inkrementiert

ALU-Op - im Befehl
00      - add
01      - sub
10      - nutze das Func Feld
11      - n/a

Func
100 000     - add       4 0
100 010     - sub       4 2
100 100     - and       4 4
100 101     - or        4 5
101 010     - slt       5 2

ALU-Operation
010 - add
110 - sub
000 - and
001 - or
111 - slt

26017

R-Typ-Befehle
I-Typ-Befehl
J-Typ-Befehle

rs-feld
rt-Feld
rd-Feld

rs, rt: Source
rd: Destination

R-Typ
opcode: Bit 31 bis bit 26
rs: Bit 25 bis Bit 21
rt: Bit 20 bis Bit 16
rd: Bit 15 bis Bit 11
sa: Bit 10 bist Bit 6
func Feld: Bit 5 bis 0

I-Typ
Opcode rs-Feld, rt-Feld immidiate Werte
OpCode: Bit 31 Bit bis Bit 26
Immidiate Wert: 16 Bit

J-Typ
OpCode: Bit 31 Bis Bit 26,
Target Address ist der Rest

Datenkonflikt
Steuerflusskonflikt
Struktur und Ressourcenkonflikt

1.) Echte Datenabhängigkeit - oder Konflikt: RAW - Read After Write
2.) Gegenabhängigkeit: WAR - Write after Read: GA
3.) Ausgabeabhängig: AA - WAW - Write after Write

I1 Abhängig von I2