/media/sda-magnetic/david/Dok-15-2023-11-27/informatik/vhdl20240110/auswendig2024-01-03.txt

lb, lbu
lh, lhu
lw
ld*
la*
li*
sb
sh
sw
sd*
move
add, addi, addiu
sub, subi
mult, multu
div, divu
and, andi
or, ori
xor, xori
rem, abs, neg, not

Datenbewegungsbefehle
arithmetisch logische Befehle
Schiebe und Rotationsbefehle
Gleitkommabefehle
Multimediabefehle
Systemsteuerbefehle
Synchronisationsbefehle
Programmsteuerbefehle

Dreiaddressformat
Zweiaddressformat
Einaddressformat
Nulladdressformat

Lade- und Speicherarchitektur
Speicher- Speicherarchitektur
Register- Speicherarchitektur
Stack- und Kellerarchitektur
Akkumulatorarchitektur

8087-Intel, ATAM862, Atmel

Little-Endian: Falsch rum
Big-Endian: richtig rum

Einzelbit
Ganzzahl
Gleitkomma
Multimedia

Byte
Halbwort
Wort
doppelwort

signed
unsigned
packed
unpacked
bcd
ascii

ieee-754-std
f = (-1)^s * 1.m * 2^(e-b)
32: einfach
64: doppelt
80: erweitert

Unmittelbare Addressierung
Absolute Addressierung
Registeraddressierung
Direkte Addressierung
Indirekte Addressierung
Indirekte Addressierung mit Verschiebung
Indirekte Addressierung mit Autoinkrement/Dekrement
Indizierte Addressierung
Indizierte Addressierung mit Verschiebung

Steuereinheit
1.) Befehlsdekodierer
2.) Funktionsdekodierer

Befehlsdekodierer
1.) MemToReg
2.) MemWrite
3.) Branch
4.) ALU-Src
5.) ALU-Op
6.) RegDst
7.) RegWrite

Funktionsdekodierer
1.) Func
2.) ALU-Op
3.) ALU-Operation

Befehlsdekodierer
Funktionsdekodierer
Registersatz
ALU
Datenspeicher
Befehlsspeicher
Befehlszähler
Vorzeichenerweiterungseinheit
4 x DeMUX
1 x AND
2 x Addierer
1 x 2 Bit Shifter

Registersatz
- Lese-Daten-1
- Lese-Daten-2
- Schreibedaten
- Lese-Register-1
- Lese-Register-2
- Schreiberegister
- WE

Datenspeicher
- Lesedaten
- Schreibedaten
- Addresse
- WE

AND:
- PCSrc

ALU
- Null
- ergebnis

Befehlsspeicher
- Addresse
- Lesedaten

Befehlszähler
- PC (t)
- PC (t+1)


ALU-Op              Func            ALU-Operanden
00                  x               010 - add
01                  x               110 - sub
10                  100 000         010 - add
11                  n/a             n/a

                    OpCode          RegDst      RegWrite    Branch      ALU-Src     MemToReg        MemWrite        ALU-Op
r-typ               000 000         1           1           0           0           0               0               10

Verzweigungsbefehle
1.) Bedingt
2.) Unbedingt

eq - equal
ne - not equal
gt - greater than
ge - greater than equal
lt - less than
le - less than equal

1.) Absolut: Branch
2.) Befehlszählerrelativ: Jump
3.) Befehlszählerindirekt: Jump Register

JAL - Jump and Link speichern zusätzlich die Addresse die dem Befehl folgt

PC_neu = PC_alt + (i << 2)
PC_neu = PC_alt & 0xf000 0000 | (i << 2)

j, b, jr
jal, jalr
beq, bne
beqz, bnez
blt, ble
bltz, blez
bgt, bge
bgtz, bgez

Zustandssemente
1.) Befehlszähler
2.) Befehlsspeicher
3.) Registersatz
4.) Datenspeicher

1.) Befehl holen
2.) Befehl dekodieren
3.) Operanden der ALU bereitstellen
4.) Operation in der ALU ausführen
5.) Operanden in Architekturegister zurückschreiben

1.) IF - Instruction Fetch
2.) ID - Instruction Decode / Register Fetch
3.) EX - Execute / Address Calculation
4.) MEM - Memory Access
5.) WB - Write Back

1.) Datenkonflikte
2.) Steuerflusskonflikte
3.) Struktur und Ressourcen Konflikte

1.) Statisches Scheduling - VLIW-Prozessor: In Order Issue In Order Completion
2.) Dynamisch: Ouf Of Order Issue Out Of order Completion

1.) Statisch
1.1.) Predict Always Not  Taken
1.2.) Predict Always Taken
1.3.) Predict Backward Taken / Forward Not Taken
2.) Dyaḿisch
2.1.) Taken, Not Taken
2.2.) Strongly, Weakly Taken Not Taken

Schaltnetze
Schaltwerke
Komplexe Schaltwerke
Aufbau und Funktionsweise eines Computers

Schaltnetze
    Boolesche Algebra
        Definition der Booleschen Algebra
        Schaltalgebra ein Modell der Booleschen Algebra
    Schaltfunktion
        Definition
        Darstellung
        Minimierung
    Kodierer
        Schaltnetzentwurf für den 8421-BCD zu sieben Segment Umsetzung
        Schaltnetzentwurf für den addresskodierer
    Addieglieder
        Halbaddierer
        Volladdierer
        Paralleladdierer
    Komperatoren
    Multiplexer
    ALU
        Zahlendarstellung und zweierkomplement
        Addierer Subtrahierer
    Schaltnetze mit dem Programmierbaren Baustein
        PROM, EPROM, EEPROM
        PAL, PLA
        ...
Schaltwerke
    Modelle für Schaltwerke
    Implementierung von Schaltwerke
    Synthese von Schaltwerken
    Analyse von Schaltwerken
    Computer und komplexer Schaltwerk anderer Namen
    Speicherglieder
    Transformation Mealy und Moore
    Schaltwerke mit Binärcodierten Zustand
Komplexe Schaltwerke
    Aufbau komplexer Schaltwerke
    Entwurf komplexer Schaltwerke
    RTL-Notation
    ASM-Diagramme
        Zustandsboxe
        Entscheidungsboxen
        Bedingte Ausgangsboxen
        ASM-Block
    Aufbau des Operationswerks
    Entwurf des Steuerwerks
    Beispiel 1en Zähler
        Lösung mit Komplexen Moore Schaltwerk
        Lösung mit Komplexen Mealy Schaltwerk
        Aufbau des Operationswerks
        Moore Steuerwerk als konventionelles Schaltwerk
        Moore Steuwerk mit Hot One  eCodierung
        Mealy Steuwerk als konventionelles Schaltwerk
        Mealy Steuerwerk mit HotOne Kodierung
        Mikropgorammerite Steuerwerk
Aufbau und Funktiosnweise des Computers
    ..
    Komponenten eins Computers
        Rechnwerk
        Leitwerk
        Speicher
        Ein und Ausgaben
    Interne und Externe Buss
    Programmzähler Befehlszähler
    Verwendung des Stapelzeigers
        Unterprogramme
        Unterbrechungen Interrupts
    Rechenwerk
        Daten und Addressregister
        Addresserbuss, Datenbus
        Arithmetische Operationenj
        Logische Operationen
        Statusflags

        ...
    Leitwerk
        Mikrogpragrammierung