PLD: Programmable Logic Device
PLA: Programmable Logic Array
PAL: Programmable Array Logic
CPLD: Complex Programmable Logic Device
FPGA: Field Programmable Gate Array
CLI
Xilinx
Altera
Lattice
Actel
Cypress
Quicklogic
Atmel
PLA: Programmierbare UND-Matrix, programmierbare ODER-Matrix
PROM: Festverdrahtete UND
PAL: ODER-Struktur fest verdrahtet
FPGA: Field Programming Gate Array
CPLD: Complex Programmable Logic Device
VHDL: VHSIC Hardware Description Language
VHSIC: Very High Speed Integrated Circuit
CPLD MAX 7000, Altera
Xinlinx CPLD Coolrunner
Virtex 5, Virtex 7, Kintex 7
Altera
Stratix
Spartn
Cyclon
1. In jedem Knoten ist die Summe der zufließenden Ströme, gleich die Summe der abfließenden Ströme
2. Kirchhoffsche Regel: Beim gleichseitigen Umlaufen ist die Summer aller Spannungen in einer Masche sind gleich 0
Bipolare Transistoren: Grundschaltungen: Basis-Schaltung, Emitter-Schaltung, Collector-Schaltung
Kennenlinien
Arbeitspunkteinstellung
Grenzfrequenz
Restströme
Übersteuerungsgrenze
Sättigungsspannung
Kleinsignalverhalten
Dioden:
Hetero-Dioden
Z-Dioden
Tunnel-Dioden
Backward-Dioden
PIN- und PSN-Dioden
Schottky Dioden
Gleichrichter und Schaltdioden
Kapazitätsdioden
LASER: Light Amplification by Stimulated Emission of Radiation
FET: Feld Effekt Transistor
MISFET: Metal Insulator Semiconductor FET
MOSFET: Metal Oxid Semiconductor FET
MESFET: Schottky FET
SFET: Sperrschicht FET
IGFET: Insulated Gate FET
JFET: Junction FET
Source, Drain, Gate, Bulk
Quelle, Senke, Tor
Schottky-Diode: Metall auf n-Leitendem Silicium
p-Germanium auf n-Galliumarsenid
...
Blöcke: Dekoder, Multiplexer, ...
Signale: Blöcke sind über Signale miteinander verbunden
1. Blöcke
2. Signale
Typgebunde Sprache
-- Kommentare
byte: 0, 1
boolean: true, false
std_logic: 0, 1, X, -, H, W, L
0: starke 0
1: starke 1
X:
-:
H: schwache 1
W: schwaches X
L: schwache 0
y <= a;
y <= a or b;
1. Package-Beschreibung
2. Entity
3. Architecture
entity blockname is
port (
);
end;
entity multiplexer is
port (
a0, a1, a2, a3: in bit;
b0, b1, b2, b3: in bit;
s: in bit;
y0, y1, y2, y3: out bit
);
end;
signal signalname: typ
signal a: byte;
signal b: bit;
signal a: bit_vector (0 to 3);
signal b: std_logic_vector (3 downto 0);
architectur structe of mulitplexer is
begin
a <= a or b;
end structure;
Technische Informatik
Schaltnetze
Schaltwerke
Komplexe Schaltwerke
Aufbau und Funktionsweise eines Computers
1. Boolesche Algebra
2. Analyse von Schaltnetzen
3. Synthese von Schaltnetzen
4. Code-Umsetzer
5. Multiplexer
6. Addierglieder
7. Komperatoren
8. ALU
9. Schaltfunktionen
10. Schaltnetze mit Programmierbaren Bausteinen
11. Laufzeiteffekte
Kommutativgesetz
Assoziativgesetz
Distributivgesetz
De Morgansche Gleichungen
Konjunktion
Distribution
Null
Inhibition
Transfer
Antivalenz
Kodierer: Schaltnetze die einem Zeichen aus einem Zeichenvorat genau ein Zeichen aus einem anderen Zeichenvorat zuordnenn
Dekodierer: Kodierer, bei denen für je ein Zeichen immer nur ein Signalausgang H trägt
Mulitplexer: Auswählende Schaltnetze
Demulitplexer: Verteilende Schaltnetze
Wertetabelle
Funktionsgleichung
DNF/KNF
Verbale Formulierung -> Wertetabelle -> Funktionsgleichung -> DNF/KNF ->
Schaltwerke
1. Analyse von Schaltwerke
2. Synthese von Schaltwerken
3. Komplexe Schaltwerke
4. Automatenmodelle
5. Speicherglieder
Speicherglieder
RS-Latch
R: Reset, Rücksetzen
S: Set, Setzen
Wirkintervall
Kippintervall
Hold-Time: Haltezeite
Setup-Time: Setzzeit
Automatenmodelle
<I, S, O, s0, f, g>
1. Menge der Möglichen Eingabezeichen I
2. Menge der Möglichen Zustande S
3. Menge der Möglihen Ausgabezeichen O
4. s0: startzustand
5. f: Ausgangsfunktion
6. g: Übergangsfunktion
g : S x I -> S
f : S -> O (Moore)
f : S x I -> (Mealy)
lb, lbu
lh, lhu
lw
ld*
la*
li*
sb, sbu
sh, shu
sd*
sw
move*
Datenbewegungsbefehle
Arithmetisch Logische Befehle
Systemsteuerbefehle
Dreiaddressformat
Zweiaddressformat
Einaddressformat
Nulladdressformat
Direktwertaddressierung
Registeraddressierung
Unmittelbare oder Absolute Addressierung
Direkte Addressierung
Indirekte Addressierung
Indirekte Addressierung mit Verschiebung
Indirekte Adressierung mit Autoinkrement/Autodekrement
Indizierte Adressierung
Indizierte Adressierung mit Verschiebung
Byte
Halbwort
Wort
Doppelwort
Little-Endian-Format
Big-Endian-Format
Einzelbit
Ganzzahl
Gleitkomma
Multimedia
IEEE-754 - Floating Point
Einfache Genauigkeit: 32 Bit
Doppelte Genauigkeit: 64 Bit
Erweiterte Genauigkeit: 80 Bit
f := (-1)^s*1.m*2^(e-b)
$k
$a
$v
$s
$t
$fp
$z
