1. PLD
1.1. Namen von Typen
- PLD: Programmable Logic Device
- PLA: Programmable Logic Array
- PAL: Programmable Array Logic
- CPLD: Complex Programmable Logic Device
- FPGA: Field Programmable Gate Array
1.2. Hersteller
- Xilinx
- Altera
- Lattice
- Actel
- Cypress
- Quicklogic
- Atmel
1.3. Typen
PLA: Programmierbare UND-Matrix und programmierbare ODER-Matrix
PAL: Programmierbare: ODER fest verdrahtet
EPROM: UND-Matrix fest verdrahtet:
1.4. Kirchhoffsche Regeln
Jeden Punkt eines Stromkreises, in dem mehr als zwei Leiter zusammen treffen nennt man einen Knotenpunkt
1. Knotenregel: In jedem Knotenpunkt ist die Summe der zufließenden Ströme, gleich die Summe der abfließenden Ströme
2. Maschenregel: Beim gleichsinnigen Umlaufen ist die Summe der Spannungen einer Masche gleich 0
1.5. FET's
- MISFET: Metal Insulated Gate FET
- MOSFET: Metal Oxid Semiconductor FET
- MESFET: Schottky-FET
- IGFET: Insulated Gate FET
- JFET: Junction FET
- SFET: Sperrschicht FET
1.6. Bipolare Transistoren
- Basis-Schaltung
- Emitter-Schaltung
- Collector-Schaltung
Kennlinien:
- Arbeitspunkteinstellung
- Übersteuerungsgrenze
- Kleinsignalverhalten
- Grenzfrequenzen
- Stromverstärkungsgruppen
- Restströme
1.7. Dioden
- Gleichrichter- und Schaltdioden
- Z-Dioden
- Tunnel-Dioden
- Backward-Dioden
- Hetero-Dioden
- PIN-PSN
- Schottky-Dioden
LASER: Light Amplification by Stimulated Emission of Radiation
Symmetrische Vierschichtdioden
Vierschichtdioden
Thriode, Thrystor, Triac
2. VHDL
2.1. Komponenten
- Blöcke: Demultiplexer, Multiplexer, ..
- Signale
Blöcke sind über Signale miteinander verbunden
Kommentare: Doppelter Bindestrich
Es wird nicht zwischen Groß und Kleinschreibung unterschieden
- boolean: true und false
- bit: 0 und 1
- std_logic: 0, 1, Z, -, U, L, H, X, W
0: starke 0
1: starke 1
Z: Hochohmig
X: Don't Care
-: Unbekannt
W: Schwaches X
H: Schwache 1
L: Schwache 0
signal signalename: typ
signal a: boolean;
signal b: bit;
signal a0: bit_vector (0 to 3);
signal b0: boolean_vector (0 to 7)
signal b: bitvector (lower to upper);
signal b: bitvector (upper downto lower);
entity Blockname is
port (
);
end;
entity Multiplexer is
port (
signal a3, a2, a1, a0: in bit;
signal b3, b2, b1, b0: in bit;
s: in bit;
signal y3, y2, y1, y0: out bit;
);
end;
architecture behavioural of Multiplexer is
signal c, b, a: bit_vector (3 downt 0);
begin
a <= (a3, a2, a1, a0);
b <= (b3, b2, b1, b0);
c := a when (s='0) else b;
c3 = c (3);
c2 = c (2);
c1 = c (1);
c0 = c (0);
end behavioural;
2.2. Typen
2.3. Architecture und Entity
3. Speicher
1. Register
2. Level-1-Cache
3. Level-2-Cache
4. RAM
5. SSD
SSD - Solid State Disk
Statischer RAM: Flip Flop
DRAM: Kondensator
SSD: Flash
Flash: Floating Gate Metal Oxid Semiconductor FET
Six-Device-Zelle
Level-1-Cache
1. Vollassoziativ
2. n-Wege Satzassoziativ
3. Direkt Abgebildet
n: Anzahl der Sätze pro Cache
m: Anzahl der Blöcke pro Satz
n/m: Anzahl der Sätze pro Cache
1. Cache-Lines, Cache-Zeilen
2. Cache Block
3. Satz
Tag
Zeitliche Lokalität: Temporale Lokalität
Räumliche Lokalität: Spatiale Lokalität
Vollassoziativ: Tag, Byte-Auswahl, Verwaltungsinformationen
v-Bit: Valid Bit
d-Bit: Dirty Bit
Treffer-Rate: Hit Rate: H
Fehlzugriffe: Miss-Rate: M = H-T
4. Schaltnetze/Schaltwerke
1. Schaltfunktionen, Boolesche Algebra
2. Schaltnetze
3. Schaltwerke
4. Komplexe Schaltwerke
5. Aufbau und Funktionsweise eines Computers
1. Messen Modellieren und Bewerten
1. Boolesche Algebra/Schaltalgebra
2. Analyse von Schaltnetzen
3. Synthese von Schaltnetzen
4. Decoder/Code
4.1. 8241-BCD zu Siebensegment Umsetzung
5. Multiplexer
6. ALU:
6.1. Zweierkomplement
7. Komperatoren
8. Laufzeiteffekte
1. Kommutitativ-Gesetz
2. Assoziativ-Gesetz
3. Distribut-Gesetz
4. De-Morgansche Gleichung
1. Konjunktion
2. Distribution
3. Inhibition
4. Transfer
5. Antivalenz
6. Null
5. Prozessor
5.1. Befehle
lb, lbu: Laden eines Bytes
lh, lhu
lw
lds*
la*
li*
sb, sbu
sh, shu
sw
sd*
move*
add
addi
addiw
sub
mult
multu
div
divu
neg*
abs*
not*
rem*
and
andi
or
ori
xor
xori
Lade-Speicher-Architektur (Load- und Storearchitecture)
Speicher-Speicher-Architektur
Register-Speicher-Architektur
Stack-Architektur
Akkumulator-Architektur
8087 Intel
Atmel AT862
Dreiaddressformat
Zweiaddressformat
Einaddressformat
Nulladderssformat
Direktwertaddressierung
Registeraddressierung
Direkte oder Absolute Addressierung
Registerindirekte Adressierung
Registerindirekte Addressierung mit Verschiebung
Registerindirekt Addressierung mit Displacement
Registerindizierte Addressierung
Registerindirerekte Adressierung mit Verschiebung
Little-Endian-Format
Big-Endian-Format
Byte
Wort
Halbwort
Doppelwort
Bit
Ganzzahl
Gleitkomma
Multimedia
packed
unpacked
BCD
ASCII
IEE 754-Std.
f = (-1)^s*1.m*2(e-b)
$0 $zero Read-Only
$at
$v: Übergabewert
$t: Temporärer Variable
$s: Gesicherter Variable
$a: Rückgabewert
$fp: Frame Pointer
$sp: Stack Pointer
6. Komponenten im Prozessor
1. Befehlsdekodierer
2. Funktionsdekodierer
1. Befehlsdekodierer
- RegDst
- RegWrite
- MemtoReg
- MemWrite
- ALUOp
- ALUSrc
- Branch
2. Funktionsdekodierer
- ALUOp
- ALU-Operationen
- Null
1. Befehlsdekodierer
2. Funktionsdekodierer
3. Registersatz
4. ALU
5. Befehlszähler
6. Befehlspeicher
7. Datenspeicher
8. ...
9. 4 x MUX
10. 2 x Addierer
11. 1 2-Bit-Shifter
12. 1 x AND
Registersatz:
- Schreiberegister
- Lese-Register 1
- Lese-Register 2
- Lesedaten - 1
- Lesedaten -2
- Schreibedaten
- WE
- CLK
Befehlszähler
PC (t)
PC (t+1)
Befehlszähler:
- Schreibedaten
- Lesedaten
AND: PCSrc
ALUSrc ALUOP Opcode
01 010 01000000
1X
X1
Typ Opcode RegDst RegWrite ALUOp Branch MemtoReg MemWrite ALUSrc
r-Typ 000000 1 1 0 0 0 0 01
