1. PLD
1.1. Baustein/Typen
1.1.1. Bausteine/Typen
- PLD: Programmable Logic Device
- PLA: Programmable Logic Array
- PAL: Programmable Array Logic
- PROM:
- FPGA: Field Programmable Gate Arry
- CPLD: Complex Programmable Logic Device
1.1.2. Hersteller
- Xilinx
- Altera
- Lattice
- Actel
- Cypress
- QuickLogic
- Atmel
1.1.3. Technik
- PLA: Programmierbare UND-Matrix gefolgt von programmierbarer ODER-Matrix
- PROM: Fest verdrahtete UND
- PAL: Programmierbare ODER-Matrix
1.2. Kirchhoffsche Regeln
- Jeder Punkt in dem mehr zwei Zweige zusammenlaufen nennt man einen Knotenpunkt
1. Kirchhoffsche Regel: Knotenregel: in jedem Knotenpunkt ist die Summe der zufließenden gleich die Summe der abfließenden Ströme
2. Maschen: Beim gleichsetigen Umlaufen ist die Summe aller Spannungen einer Masche gleich 0
1.3. FET's
- IGFET: Isulated Gate FET
- SFET: Sperrschicht FET
- MOSFET: Metal Oxid Semiconductor
- MISFET: Metal Insulated Semiconductor
- MESFET: Schottky-Übergang
- JFET: Junction FET
Source, Drain, Gate, Bulk, Substrat, Quelle, Senke, Tor
FET: Field Effect Transistor
1.4. Bipolare Transistoren
- Grundschaltungen: Basisschaltung, Emitterschaltung, Collectorschaltung
Kennlinien:
- Arbeitspunkteinstellung
- Übersteuerungsgrenze
- Sättigungsspannung
- Kleinsignalverhalten
- Grenzfrequenzen
- Stromverstärkungsgruppen
- Restströme
Baumform:
- TO-39
- TO-93
- TO-..
- SOT-92
- SOT-89
- SOT-23
Exitaxie-Planar-Transistor
Mesa-Transistor
Hochfrequenzleistungstransistor
Hochspannungstransstor
1.5. Dioden
- Gleichrichter und Schaltdioden
- PIN- und PSN-Dioden
- Heterodioden
- Tunneldioden
- Backwardiode
- Z-Dioden
- Schottky-Dioden
LASER: Light Amplification by Stimulated Emission of Radiation
1.6
- symmetrische Vierschichtdioden
- Vierschichtdioden
- Thriode
- Thrystor
- Triac
2. VHDL
- Blöcke: Zähler, Multiplexer, Decoder
1. Blöcke
2. Signale
Blöcke sind über Signale miteinander verbunden
Es wird nicht zwischen Groß und Kleinschreibung unterschieden
Kommentare Doppelter Bindestrich
Typisierung (streng)
- boolean: true, false
- bit: 0, 1
- std_logic: 0, 1, z, -, u, l, h, x, w
0: starke 0
1: starke 1
z: hochohmig
-: unbekannt
u: error
l: schwache 0
h: schwache 1
w: schaches x
x: don't care
signal <signalname>: typ;
signal a: bit_vector (3 downto 0);
signal b: std_logic_vector (0 to 7);
vector: integer, eindimensional
signal <signalname>: typ_vector (<lower> to <upper>);
signal <signalname>: typ_vector (<upper> downto <lower>);
Zuweisung
c <= a;
c <= a or b;
a: in bit;
b: in bit;
<signalname>: <richtung> <typ>;
1. Bibliotheks und Packagebeschreibung
2. Entity und Schnittstellenfunktion
3. Architecture
entity <blockname> is
port
(
);
end;
entity multiplexer is
port
(
a3, a2, a1, a0: in bit;
b3, b2, b1, b0: in bit;
s: in bit;
y3, y2, y1, y0: out bit
);
end;
entity counter is
port
(
clk: in bit;
rst: in bit;
q: out bit_vector (3 downto 0)
);
end;
architecture <verhalten> of <blockname> is
begin
end <verhalten>;
architecture behaviour of multiplexer is
signal a, b, c: bit_vector (3 downto 0);
begin
a <= (a3, a2, a1, a0);
b <= (b3, b2, b1, b0);
y <= a when (s='0') else b;
y3 <= y(3);
y2 <= y(2);
y1 <= y(1);
y0 <= y(0);
end behaviour;
c <= a or b;
c <= "1000";
c <= ('1', '0', '0', '0');
3. Technische Informatik
1. Technische Informatik
2. Schaltnetze
3. Schaltwerke
4. Komplexe Schaltwerke
5. Aufbau und Funktionsweise eines Computers
Schaltnetze
1. Boolesche Algebra
2. Schaltfunktionen
3. Analyse
4. Synthese
5. Addierglieder
6. Komperatoren
7. Multiplexer
8. Kodiernetze
9. ALU
10. Laufzeiteffekte
11. ..
Boolesche Algebra: Boolesche Algebra/Schaltalgebra
Schaltfunktionen: Schaltnetz, Schaltfunktion, Vektorfunktion
Kodierer: 8241-BCD-zu-7-Segment-Umsetzung, Addresskodierer
Schaltfunktionen
Schaltzeichen: Graphische Darstellung einer Booleschen Funktion
Schaltnetz: Schaltplan einer Schaltfunktion
1. Disjunktion
2. Konjunktion
3. Negation
4. Null
5. Antivalenz
6. Inhibition
7. Transfer
8. NOR-Verknüpfung
....
1. De Morgen
2. Distributivgesetz
3. Assoziativgesetz
4. Kommutativgesetz
5. Dualtitätsprinzip
...
Wahrheitstabelle, Gleichung, Wertetabelle, Schaltplan, Zwischenfunktion, KNF/DNF
Kodierer: Jedem Zeichen eines Zeichenvorrats wird genau ein Zeichen eines anderen Zeichenvorrats zugeordnet
Dekodierer: Kodierer bei dem für je ein Zeichen eines Zeichenvorrats genau ein Signal am Ausgang ein Signal trägt
Multiplexer: Verteilendes Schaltnetz
Demultiplexer: Auswählendes Schaltnetz
Halbaddierer
s = (not a and b) or (a and not b) = a xor b
c = a and b
Volladdierer
s = a xor b xor cin
c = (a and b) or (a and cin) or (b and cin)
Schaltwerke
1. Definition, Speicherglieder
2. Analyse
3. Synthese
4. Automatenmodelle
Speicherglieder: RS-Latch, SR-Latch: S Setzen, Set, R: Rücksetzen, Reset: R
Wirkzeit: Setupttime
Haltezeit: Hold Time
Wirkintervall, Kippintervall
FSM: Finite State Machines
Mealy, Moore
<I, S, O, s0, f, g>
I: Menge der möglichen Eingabezeichen
S: Menge der Zustände
O: Menge der möglichen Ausgabezeichen
s0: startzustand
f: Ausgangsfunktion
g: Übergangsfunktion
g: I x S -> S
f: I x S -> O (Mealy)
f: S -> O (Moore)
4. MIPS Archtitektur
Befehle
lb, lbu: Laden eines Bytes
lh, lhu: Laden eines Halbworte
ld*: Laden eines Doppelwortes
la*: Laden einer Addresse
li*: Laden eines Immediate Wertes
sh: Speicher eines Halwortes
sb: Speichern eines Bytes
sd: Speichern eines Doppelwortes
move*
add
addi
addiu
sub
mult
multu
div
divu
rem*
neg*
not*
abs*
and
andi
or
ori
xor
xori
nor
Arithmetisch Logische Befehle
Datenbewegungsbefehle
Gleitkommabefehle
Multimediebefehle
Programmsteuerbefehle
Systemsteuerbefehle
Synchronisationsbefehle
Load-Store-Architecture
Register-Speicher-Architektur
Speicher-Speicher-Architektur
Akkumulator-Architektur
Stack-Architektur
byte
Halbwort
Wort
Doppelwort
bit
ganzzahl
gleitkomma
multimedia
packed
unpacked
signed
unsigned
bcd
ascii
ieee-754-std
f = (-1)^s*1.m*2^(e-b)
Stackarchitektur: 8087, atam862, atmel
Direktwertaddressierung
Registeraddressierung
Unmittelbare oder absolute Addressierung
Indirekte Addressierung
Indirekte Addressierung mit Verschiebung
Indirekte Addressierung mit Autoinkrement
Indizierte Addressierung
Indizierte Addressierung mit Verschiebung
$a: Argument
$v: Rückgabewert
$at
$s: Gesichert
$t: Temporär
$k: Betriebssystem
$zero
$gp:
$fp: Frame Pointer
$sp: Stack Pointer
5. MIPS Verschaltung
Steuereinheit:
1. Funktionsdekodierer
2. Befehlsdekodierer
Befehlsdekodierer:
1. RegDst
2. RegWrite
3. ALUSrc
4. Branch
5. MemToReg
6. MemWrite
7. ALUOp
Funktionsdekodier:
ALU-SrC
Func
ALUOP
1. Befehlsdekodierer
2. Funktionsdekodierer
3. Regeistersatz
4. ALU
5. Datenspeicher
6. Befehlszähler
7. Befehlsspeicher
8. Vorzeichenerweiterungseinheit
9. 4 x MUX
10. 1 x AND
11. 2 2 Bit Shifter
12. Addierer
Registersatz:
- Lese-Daten-1
- Lese-Daten-2
- Schreibedaten
- Lese-Register-1
- Lese-Register-2
- Schreibe-Register
- WE
- CLK
ALU:
- ALU-Ergbniss
- NULL
AND:
- PC-Src
Befehlsspeicher:
- Lesedaten-Daten
- Schreibedaten
Befehlszähler:
- PC(t)
- PC(t+1)
Datenspeicher:
- Lesedaten
- Schreibedaten
- Leseregister
- WE
- CLK
Func ALU-Src ALOP
00 100000 - add 010 add
X1 110 sub
1X 011 add
Opcode RegDst RegWrite ALUSrc Branch MemToReg MemWrite ALUOp
r-typ 000000 1 1 0 0 0 0 10
6. Speicher
1. Register
2. L1-Cache
3. L2-Cache
4. RAM
5. Festplattenspeicher
6. Optische
SRAM: Flip-Flop
DRAM: Kondensator
Flash: Floating Gate MOSFET
SSD: Solid State Disk: Flash-Technologie
Hauptspeicher: Ortaddressiert
Cache-Speicher: Inhaltsaddressiert
Zeitliche Lokalität: Temporale Lokalität: Zugriff wiederholt sich
Örtliche Spatiale: Elemente einer Matrix
Vollassoziativ
n-Wege-Satzassoziativ
Direkt abgebildet
Cache-Line/Cache-Zeile
Cache-Block
Satz
Anzahl der Blöcke insgesamt: m
Anzahl der Blöcke pro Satz: n
m/n
Cache-Treffer: Cache-Hit
Cache-Fehlzugriff: Cache-Miss
Trefferrate: T - Hitrae
Missrate: M = 1-T
Valid-Bit
Dirty-Bit
Tag, Zugriffsverwaltungsinformationen, Daten
Tag, Teil der Addresse: Ortsaddressiert im Hauptspeicher, aber Inhaltssaddresiert im Cache
Vollassoziativ: Tag, Byte-Auswahl
