mov lea xchg add adc sub ssb mul div neg inc dec and or xor not lods, lodsb, lodsw, lodsd stos, stosb, stosw, stosd movs, movsb, movsw, movsd jmp cmp call ret int iret ret loop je jne jg jng jge jnge jl jnl jle jnle ja jna jae jnae jb jnb jbe jnbe jz jnz jc jnc in out push pop ax bx cx dx sp bp si di cs ds ss es carry flag auxialiary carry flag parity flag sign flag zero flag direction flag trap flag interrupt enable flag overflow flag Sockel 423 Sockel 478 Sockel 775 1156 1155 1151 1150 1200 Westmare (Clarkdale) Sandy Bridge Ivy Bridge Hasswel-DT Kaby Lake-S Comet Lake-S Coffe Lake-S Skylake-S Intel-Core-i3-530 Intel-Core-i3-540 Intel-Core-i3-550 Intel-Core-i3-560 Intel-Core-i3-21xx Intel-Core-i3-32xx Intel-Core-i3-41xx Intel-Core-i3-43xx Intel-Core-i3-60xx Intel-Core-i3-61xx Intel-Core-i3-63xx Intel-Core-i3-71xx Intel-Core-i3-73xx Intel-Core-i3-81xx Intel-Core-i3-83xx Intel-Core-i3-91xx Intel-Core-i3-93xx Intel-Core-i3-101xx Intel-Core-i3-103xx DDR-200 PC-1600 DDR-266 PC-2100 DDR-333 PC-2700 DDR-400 PC-3200 DDR2-... PC2-... DDR3-... PC3-... DDR4-... PC4-... DDR5-... PC5-... 8020 8021 8022 8035 8039 8040 8048 8049 8050 8648 8748 8749 8031 8032 8051 8052 8651 8751 add addc anl orl xrl da swap inc dec rr rrc rl rlc mov lds ld ldd sts st std lmp in out push pop ISR = Interrupt-Service-Routine = Interrupt-Handler = Interrupt-Behandlungsprogramm = Prozedur zur Interrupt-Behandlung = Interrupt-Routine IRQ = Interr-Request = Interrupt-Anfrage = Unterbrechungs-Anfrage Interrupt-Vektor Interrupt-Vektortabelle PIC 8259A - Programmable Interrupt Controller 8259A PIT 8253 - Programmable Intervall Timer - Programmierbarer Zähler/Zeitgeber-Baustein 8257/8237 - Programmierbarer DMA-Baustein 8255 - Programmierbarer Paralleler Ein- und Ausgabebausten 8089 - I/O-Prozessor wird als DMA-Prozessor genommen PIC 8259A - Programmable Interrupt Controller 8259A Eingänge: IR0 .. IR7 : Interrupt-Leitung, IR0 .. IR7, an jedem Eingang hängt ein Gerät, IR0 höchste Priorität, IR7 niedrigste D0 .. D7, mit den acht niederwertigsten Leiterbahnen des Datenbusses verbunden INT - angeschlossen an INTR der CPU INTA - INTA von CPU und Controller verbunden VCC, GND D0 .. D7 IR .. IR7 -INTA INT -CS -WR -RD -EN/IP CAS0, CAS1, CAS2 A0 IRQ 0 - Timer IRQ 1 - Keyboard IRQ 2 - Cascade - PIC 2 Slave IRQ 3 - COM 1 IRQ 4 - COM 2 ... IRQ 7 - Parallel bzw. Hard Disk PIT 8253 - Programmable Intervall Timer - Programmierbarer Zähler/Zeitgeber-Baustein PIN-DIL-24 Gehäuse VCC, GND D0 .. D7 -CS -WR -RD CLK 0, OUT 0, GATE 0 CLK 1, OUT 1, GATE 1 CLK 2, OUT 2, GATE 2 A0, A1 8257/8237 - Programmierbarer DMA-Baustein 8255 - Programmierbarer Paralleler Ein- und Ausgabebausten PIO - Programmed IO - Memory Mapped IO - Port Mapped IO: IN, OUT, Intel IO-Bereich = E/A-Bereich IO-Ports DMA - Direct Memory Access Single Word DMA Multi Word DMA Ultra DMA