PLD: Programmable Logic Device
PLA: Programmable Logic Array
PAL: Programmabel Array Logic
ROM
PROM
EPROM
EEPROM
GAL: Gate Array Logic
CPLD: Complex Programmable Logic Device
CLI:
FPGA: Field Programming Gate Array
PLA: Programmierbare UND-Matrix und Programmierbarer ODER-Matrix
PAL: Programmierbare UND-Matrix
PROM: Festverdrahtete UND Programmierbarer ODER-Matrix
Xilinx
Altera
Lattic
Actel
Cypres
Quicklogic
Atmel
GAL22V10
PAL16L8
CLBD MAX 7000, Altera
Xilinx CPLD Coolrunner
Xilinx 4000er Familie
Virtex 5, Virtex 7, Kintex 7
Spartan, Cyclone
VHDL: VHSIC Hardware Description Language
VHSIC: Very High Speed Integrated Circuit
FET: Feldeffekt Transistor
IGFET, MISFET, JFET, MESFET, MOSFET, SFET
FET: Source, Drain, Gate - Quelle, Senke, Tor
LASER: Light Amplification by Stimulated Emission of Radiation
Einrichtungsthrystordiode
Zweirichtungsthrystordiode
Vierschichtdiode
Symmetrische Vierschichtdiode
Triode, Thrystor, Thriac
Bipolare Transistoren
Basisschaltung, Emitterschaltung, Collectorschaltung
Kennenlinen
Arbeitspunkteinstellung
Grenzfrequenzen
Stromverstärkungsgruppen
Kleinsignalverhalten
Übersteuerungsgrenze
Sättigungsspannung
Reststrom
Dioden:
- Kapazitäts-Dioden
- Schottky-Dioden
- Z-Dioden
- Tunnel-Dioden
- Backward-Dioden
- PIN- und PSN-Dioden
- Gleichrichter und Schaltdioden
- Hetero-Dioden
Gehäusebauformen
SOT-32
TO-92
TO-3
TO-39
IGFET: Insulated Gate Fate
SFET: Sperrschicht-FET
MOSFET:
MISFET: Memtal Insulated Semiconductor
JFET: Junction FET
Existaxie-Planar-Transistor
Mesa-Transistor
HF-Leistungstransistor
Hochspannungstransistor
Blöcke: Demultiplexer, Multiplexer, Addierer, ...
Signale
1. Blöcke
2. Signale
Blöcke sind über Signale miteinander verbunden
bit: 0,1
boolean: true, false
std_logic: 0, 1, X, W, -, H, L,
0: starke 0
1: starke 1
H: schwache 1
X: undefiniert, problem
-:
L: schwache 0
W: Schwaches X
signal signalname: typ
Vektoren: Mit Integerzahl
signal a: bit;
signal b: boolean;
signal c: std_logic;
signal a: bit_vetor (0 to 3)
signal b: std_logic_vector (0 to 7)
c <= a or b;
Entity: Entspricht Deklaration in C
entity blockname is
port
(
signlname: richtung typ;
);
end;
entity multiplexer is
port
(
a0, a1, a2, a3: in bit;
b0, b1, b2, b3: in bit;
s: in bit;
y0, y1, y2, y3: out bit
);
end;
architecture
1. entity
2. architecture
architecture structure of a_circuit is
begin
c <= a or b;
end structure;
Technische Informatik
Schaltnetze
Schaltwerke
Komplexe Schaltwerke
Aufbau und Funktionsweise eines Computers
Hardware-Entwurf
Rechner-Architektur
Bewertungs von Computersystemen
Eingebette Systeme
Betriebssysteme
Kommunikation in Verteilten Systemem
Boolesche Algebra
Schaltfunktion
Analyse
Synthese
Code-Umsetzer
Addierglieder
Komperatoren
Multiplexer
ALU
Programmierbare Baustein
Laufzeiteffekte
Boolesche Algebra: Boolesche Algebra, Schaltfunktionen (Model)
Schaltunktionen: Definition, Darstellung, Minimierung
Code-Umsetzer: 8241-BCD- zu 7-Segment-Umsetzung, Addresskodierer
ALU: Zweier-Komplement, Addierer, Subtrahierer
Bezeichnung Informatik: Eingeführt von Karl Steinbuch aus Information und Automatik
Technische Informatik
Theoretische Informatik
Praktische Informatik
Angewante Informatik
Schaltnetz, Schaltfunktion, Vektorfunktion
Null, Konjunktion, Inhibition, Transfer, Antivalenz, Disjunktion, Komplement
Kommutativgesetz, Assoziativgesetz, Distributivgesetz, De Morgan, Neutrales Element, Komplementäres Element, Dualtiätsprinzip
Verbale Formulierung -> Variablenzuordnung -> Wertetabelle -> Funktionsgleich -> DNF/KNF -> Schaltplan
Decodirer: Codirer, bei dem für ein Zeichen immer genau ein Signal am Ende H ist
Codierer: Schaltnetz für die eindeutige Zuordnung eines Zeichen zu derjenigen eines Zeichenvorats zur derjenigen eines anderen Zeichenvorats
Halbaddirer:
s = (not a and b) or (a and not b) = a xor b
c = a and b
Volladdierer
s = a xor b xor c
c = (a and b) or (a and c) or (b and c)
Analyse von Schaltwerken
Synthese von Schaltwerken
Automatenmodelle von Schaltwerken
Implementierung von Schaltwerken
Speicherglieder
Latch-Flip-Flop
SR-Latch/RS-Latch
Setzvorgang: S, Setz
Rücksetzsignal: R, Reset
Wirkintervall
Kippintervall
Setz-Zeit (Setup-Time)
Halte-Zeit (Hold-Time)
Automate: FSM - Finite State Machine
<I, S, O, s0, f, g>
I: Menge der möglichen Eingabezeichen (Eingabealphabet)
S: Menge der möglichen Zustände
O: Menge der möglichen Ausgabezeichen
s0: Startzustand
f: Ausgangsfunktion
g: Übergangsfunktion
g: S x I -> S
Moore:
f: S -> O
Mealy
f: SxI -> O
lb, lbu: Laden eines Bytes
lh, lhu: Laden eines Halbworts
lw: Laden eines Wortes
ld*: Laden eines Doppelwortes
li*: Laden eines Immidiate-Wertes
la*: Laden einer Addresse
sb, sbu: Speichern eines Bytes
sh, shu: Speichern eines Halwortes
sd*: Speichern eines doppelwortes
sw: Speichern eines Wortes
Drei-Address-Format
Zwei-Address-Format
Ein-Address-Format
Null-Adderss-Format
Lade-Speicher-Architektur (Load-And-Store-Architecture)
Register-Register-Architektur
Register-Speicher-Architektur
Stack-Architketur
Akkumulator-Architektur
Unmittelbare Addressierung
Registeraddressierung
Direkte oder Absolute Addressierung
Indirekt Addressierung
Indirekte Addressierung mit Verschieben
Indirekte Addressierung mit Autoinkrement/Autodekrement
Indizierte Addressierung
Indizierte Addressierung mit Verschiebung
Byte
Halbwort
Wort
Doppelwort
Datenformat
Bit
Gannzahl
Multimedia
Gleitkomma
Gleitkomma: IEEE745-Standard
Einfache Genauigkeit: 32 Bit
Doppelte Genauigkeit: 64 Bit
Erweiterte Genauigkeit: 80 Bit
f = (-1)^s*1.m*2^(e-b)
p: 52
§0 $zero: Konstant 0
$t0 ... : Temporäre Variablen
$s0 ... : gesicherte Variablen
$at ... : Reserviert für den Assembler
$fp ... : Frame Pointer
$sp ... : Stack Pointer
$v
Rückgabwerte
Rücksprungaddresse
Übergabeparameter
