.CSEG .DSEG .ORG .DB .DW sts, lds: direkt std, ldd: indiziert st, ld: indirekt lds: Liest die angegebene SRAM-Speicherzelle und legt den gelesenen Wert in einem Register ab. sts: Legt den in einem Register gespeicherten Wert in einer SRAM-Speicherzelle ab. X-Pointer: r26, r27 Y-Pointer: r28, r29 Z-Pointer: r30, r31 Flags: Zero-Flag - z Carry-Flag - c Negativ-Flag - n Zweierkompliment Überlauf Flag - v Halbübertrag Flag -h Signed Flag - s Transfer Flag - temporäres Speicherbit - t Global Interrupt Enable Flag - i CLZ CLC CLN CLV CLH CLS CLT CLI SEZ SEC SEN SEV SEH SES SET SEI brbs: Status Bit gesetzt brbc: Status Bit zurück gesetzt brsh: Springe bei größer oder gleich brlo: Springe bei kleiner brmi: Springe bei negativ brpl: Springe bei positiv brlt: Springe bei kleiner Null (Vorzeichen) brts: Springe bei gesetztem t-Bit brtc: Springe bei gelöschtem t-Bit brvs: Springe bei Zweierkomplementüberlauf brvc: Springe bei Zweierkomplement-Flag=0 brie: Springe bei Interrupts eingeschaltet brid: Springe bei Interrupts ausgeschaltet st X, r0 st -X, r0 st X+, r0 std Y+k, r0 ldd r0, Y+k mov: Register => Register in: Port out: Port Addition: inc add adc adiw: 16 Bit, Konstante Subtraktion: dec: 8 Bit sub: 8 Bit subi: 8 Bit, Konstante sbc: 8 Bit sbci: 8 Bit, Carry, Konstante sbiw: 16 Bit Schieben: lsl lsr rol: Rotieren ror: Rotieren asr: Arithmetisch, rechts swap: Nibbleaustausch 8288 VCC, GND S0, S1, S2 CLK AEN CEN IOB MRDC MWTC AMWC IORC IOWC AIOWC INTA DR/R DEN MCE/PDEN ALE VCC 20 Versorgungsspannung (+5 V) GND 10 Masse (0 V) S0, S1, S2 19, 3, 18 E Status Input CLK 2 E Clock AEN 6 E Address Enable CEN 15 E Command Enable IOB 1 E Input/Output Bus Mode MRDC 7 A Memory Read Command MWTC 9 A Memory Write Command AMWC 8 A Advanced Memory Write Command IORC 13 A I/O Read Command IOWC 11 A I/O Write Command AIOWC 12 A Advanced I/O Write Command INTA 14 A Interrupt Acknowledge DT/R 4 A Data Transmit/Receive DEN 16 A Data Enable MCE/PDEN 17 A MCE (wenn IOB auf LOW steht), PDEN (wenn IOB auf HIGH steht) ALE 5 A Address Latch Enable