mov lea xchg add adc sub sbb mul div neg inc dec and or xor not lods lodsb lodsw lodsd stos stosb stosw stosd movs movsb movsw movsd rep jmp cmp call ret loop int iret je jne jg jng jge jnge jl jnl jle jnle ja jna jae jnae jb jnb jbe jnbe jz jnz jc jnc in out push pop ax bx cx dx sp bp si di Sockel 423 Sockel 478 Sockel 775 1156 1155 1151 1150 1200 DDR-200 PC-1600 DDR-266 PC-2100 DDR-333 PC-2700 DDR-400 PC-3200 DDR2-... PC2-... DDR3-... PC3-... DDR4-... PC4-... DDR5-... PC5-... 8020 8021 8022 8035 8039 8040 8048 8049 8050 8648 8748 8749 8031 8032 8051 8052 8751 8752 add addc anl orl xrl inc dec clr cpl da swap rr rrc rl rlc mov lds ld ldd sts st std in out push pop breq brne brge brcs brcc brhs brhc IRQ - Interrupt-Request ISR - Interrupt-Service-Routine, Interrupt-Handler PIC 8259A - Programmable Interrupt-Controller 8259 Eingänge: IR0 .. IR7, an jedem Eingang hängt ein Gerät, IR0 höchste Priorität, IR7 niedrigste D7 .. D0, mit den acht niederwertigsten Leiterbahnen des Datenbusses verbunden INT: Angeschlossen an INTR der CPU INTA von CPU und Controller verbunden VCC, GND D7 .. D0 A0 IR7 .. IR0 INT -INTA CAS 0, CAS 1, CAS 2 -CS -WR -RD -SP/-EN PIT 8253 - Programmable Intervall Timer D7 .. D0 A1, A0 -CS -WR -RD CLK 2, OUT 2, GATE 2 CLK 1, OUT 1, GATE 1 CLK 0, OUT 0, GATE 0 8237/8257 - Programmierbarer DMA-Steuerungsbaustein 8255 - Programmiererbarer Paralleler Ein- und Ausgabebaustein