lb, lbu: Laden eines Bytes
lh, lhu: Laden eines Halbwortes
lw: Laden eines Wortes
ld*: Laden eines Doppelwortes
la*: Laden einer Addresse
li*: Laden eines immidiate Wertes
sb: Speichern eines Bytes
sh: Speichern eines Halbwortes
sw: Speichern eines Wortes
sd*: Speichern eines Doppelwortes
add, addi, addiu
sub
mult
multu
div, divu
and, andi
or, ori
xor, xori
not
abs*, neg*, rem*, not
Datenbewegungsbefehle
arithmetisch logische Befehle
Schiebe und Rotationsbefehle
Gleitkommabefehle
Multimediabefehle
Programmsteuerbefehle
Synchronisationsbefehle
Systemsteuerbefehle
Dreiaddressformat
Zweiaddressformat
Einaddressformat
Nulladdressformat
Lade- und Speicherarchitektur
Speicher- Speicherarchitektur
Register- Speicherarchitektur
Stack und Kellerarchitektur
Akkumulatorarchitektur
Atam 862 Atmel 8087, Intel
Little-Endian Format, Big Endian Format
Einzelbit
Ganzzahl
Gleitkomma
Multimedia
singned
unsigned
packed
unpacked
BCD
ASCII
Byte
Halbwort
Wort
Doppelwort
ieee-754-std
32: Einfach
64: Doppelt
80: erweitert
f = (-1)^s * 1.m * 2^(e-b)
Unmittelbare Addressierung
Absolute Addressierung
Direkte Addressierung
Register Addressierung
Indirekte Addressierung
Indirekte Addressierung mit Verschiebung
Indirekte Addressierung mit Autoinkrement Dekrement
Indizierte Addressierung
Indizierte Addressierung mit Verschiebung
Steuereinheit
1.) Befehlsdekodierer
2.) Funktionsdekodierer
MemToReg
MemWrite
Branch
ALU-Src
ALU-Op
RegDst
RegWrite
Befehlsdekodierer
Funktionsdekodierer
Registersatz
ALU
Datenspeicher
Befehlsspeicher
Befehlszähler
Vorzeichenerweiterungseinheit
4 x MUX
1 x AND
2 x Addierer
1 x 2 Bit Shifter
Funktionsdekodierer
1.) Func
2.) ALU-op
3.) ALU-Operation
Befehlsdekodierer
MemToReg
MemWrite
Branch
ALU-Src
ALU-Op
RegDst
RegWrite
Datenspeicher:
- Lesedaten
- schreibedaten
- addresse
- we
Registersatz
- Lese-Daten 1
- Lese-Daten 2
- Schreibedaten
- Lese-Register 1
- Lese-Register 2
- Schreiberegister
- WE
Befehlszähler
- PC(t)
- PC(t+1)
Befehlsspeicher
- Leseaddresse
- Lesedaten
ALU:
- ALU-Ergebnis
- Null
AND:
- PCSrc
Func ALU-Op ALU-Operation
00 x 010 - add
x1 x 110 - sub
1x 100 000 - add 010 - add
opcode regdst regwrite branch alu-src memtoreg memwrite ALU-Operation
r-typ 000 000 1 1 0 0 0 0 10
Verzweigungsbefehle
1.) bedingt
2.) unbedingt
- eq - equal
- ne - not equal
- gt - greater than
- ge - greater than equal
- lt - less than
- le - less than equal
Befehlszählerindirekt: Jump reg
Befehlszählerrelativ: Jump
Absolut: Branch
JAL: Jump and Link: Speichern zusätzlich die Addresse, die dem Sprungbefehle folgt
j,b*,jr
jal
jalr
beq, bne
beqz*, bnez*
bltz, blez
ble*, blt*
bgtz, bgez
bgt*, bge*
PC_neu = PC_alt + (I << 2)
PC_neu = PC_alt & (0xf000 0000 ) | (I << 2)
1.) Pipeline-Prinzip
2.) Pipeline Stufe
3.) Pipeline-Register
4.) Pipeline-Segment
Zustandselemente
- Registersatz
- Datenspeicher
- Befehlsspeicher
- Befehlszähler
IF, ID, EX, MEM WB
1.) Befehl holen
2.) Befehl dekodieren
3.) Operanden der ALU bereitstellen
4.) Operation in der ALU ausführen
5.) Operanden in Architekturregister zurückschreiben
IF - Instruction Fetch: Befehlsbereitstellungsphase
ID - Instruction Decode / Register Fetch: Operandenbereitstellungsphasen - Befehldekodierphasen
EX - Execute Address Calculation - Ausführungsphase
MEM - Memory Access - Speicherzugriffsphase
WB - Write Back - Resultatspeicherphase
1.) Datenkonflikte
2.) Steuerflusskonflikte
3.) Struktur und Ressourcenkonflikte
1.) In Order Issue in Order Completion: VLIW Prozessor
2.) Out Of Order Issue Out Of Order Completion
1.) Statisches Scheduling
1.1.) Predict Always Not Taken
1.2.) Predcit Always Taken
1.3.) Predict Backward Taken forward not Taken
2.) Dynamisch
2.1.) Taken, Not Taken
2.2.) Strongly Taken, weakly Taken, strongly not Taken,weakly Not Taken
